Netzteilswitcher/Netzteil/default/Netzteil.lss

161 lines
6.0 KiB
Plaintext
Raw Normal View History

2012-10-08 18:29:22 +02:00
Netzteil.elf: file format elf32-avr
Sections:
Idx Name Size VMA LMA File off Algn
2012-10-09 18:32:06 +02:00
0 .text 000000ae 00000000 00000000 00000054 2**1
2012-10-08 18:29:22 +02:00
CONTENTS, ALLOC, LOAD, READONLY, CODE
2012-10-09 18:32:06 +02:00
1 .stab 000006b4 00000000 00000000 00000104 2**2
2012-10-08 18:29:22 +02:00
CONTENTS, READONLY, DEBUGGING
2012-10-09 18:32:06 +02:00
2 .stabstr 00000085 00000000 00000000 000007b8 2**0
2012-10-08 18:29:22 +02:00
CONTENTS, READONLY, DEBUGGING
2012-10-09 18:32:06 +02:00
3 .debug_aranges 00000020 00000000 00000000 0000083d 2**0
2012-10-08 18:29:22 +02:00
CONTENTS, READONLY, DEBUGGING
2012-10-09 18:32:06 +02:00
4 .debug_pubnames 0000001b 00000000 00000000 0000085d 2**0
2012-10-08 18:29:22 +02:00
CONTENTS, READONLY, DEBUGGING
2012-10-09 18:32:06 +02:00
5 .debug_info 00000256 00000000 00000000 00000878 2**0
2012-10-08 18:29:22 +02:00
CONTENTS, READONLY, DEBUGGING
2012-10-09 18:32:06 +02:00
6 .debug_abbrev 00000106 00000000 00000000 00000ace 2**0
2012-10-08 18:29:22 +02:00
CONTENTS, READONLY, DEBUGGING
2012-10-09 18:32:06 +02:00
7 .debug_line 000001bc 00000000 00000000 00000bd4 2**0
2012-10-08 18:29:22 +02:00
CONTENTS, READONLY, DEBUGGING
2012-10-09 18:32:06 +02:00
8 .debug_frame 00000020 00000000 00000000 00000d90 2**2
2012-10-08 18:29:22 +02:00
CONTENTS, READONLY, DEBUGGING
2012-10-09 18:32:06 +02:00
9 .debug_str 000000f6 00000000 00000000 00000db0 2**0
2012-10-08 18:29:22 +02:00
CONTENTS, READONLY, DEBUGGING
2012-10-09 18:32:06 +02:00
10 .debug_pubtypes 00000038 00000000 00000000 00000ea6 2**0
2012-10-08 18:29:22 +02:00
CONTENTS, READONLY, DEBUGGING
Disassembly of section .text:
00000000 <__vectors>:
0: 10 c0 rjmp .+32 ; 0x22 <__ctors_end>
2: 15 c0 rjmp .+42 ; 0x2e <__bad_interrupt>
4: 14 c0 rjmp .+40 ; 0x2e <__bad_interrupt>
6: 13 c0 rjmp .+38 ; 0x2e <__bad_interrupt>
8: 12 c0 rjmp .+36 ; 0x2e <__bad_interrupt>
a: 11 c0 rjmp .+34 ; 0x2e <__bad_interrupt>
c: 10 c0 rjmp .+32 ; 0x2e <__bad_interrupt>
e: 0f c0 rjmp .+30 ; 0x2e <__bad_interrupt>
10: 0e c0 rjmp .+28 ; 0x2e <__bad_interrupt>
12: 0d c0 rjmp .+26 ; 0x2e <__bad_interrupt>
14: 0c c0 rjmp .+24 ; 0x2e <__bad_interrupt>
16: 0b c0 rjmp .+22 ; 0x2e <__bad_interrupt>
18: 0a c0 rjmp .+20 ; 0x2e <__bad_interrupt>
1a: 09 c0 rjmp .+18 ; 0x2e <__bad_interrupt>
1c: 08 c0 rjmp .+16 ; 0x2e <__bad_interrupt>
1e: 07 c0 rjmp .+14 ; 0x2e <__bad_interrupt>
20: 06 c0 rjmp .+12 ; 0x2e <__bad_interrupt>
00000022 <__ctors_end>:
22: 11 24 eor r1, r1
24: 1f be out 0x3f, r1 ; 63
26: cf ed ldi r28, 0xDF ; 223
28: cd bf out 0x3d, r28 ; 61
2a: 02 d0 rcall .+4 ; 0x30 <main>
2012-10-09 18:32:06 +02:00
2c: 3e c0 rjmp .+124 ; 0xaa <_exit>
2012-10-08 18:29:22 +02:00
0000002e <__bad_interrupt>:
2e: e8 cf rjmp .-48 ; 0x0 <__vectors>
00000030 <main>:
2012-10-09 18:32:06 +02:00
#define STP PB0
#define NET PB1
#define TWV PB2
2012-10-08 18:29:22 +02:00
int main(void) {
2012-10-09 18:32:06 +02:00
DDRA |= (1<<PA7) | (1<<PA3) | (1<<PA4);
30: 8a b3 in r24, 0x1a ; 26
32: 88 69 ori r24, 0x98 ; 152
34: 8a bb out 0x1a, r24 ; 26
DDRB |= (1<<STP) | (1<<NET) | (1<<TWV);
36: 87 b3 in r24, 0x17 ; 23
38: 87 60 ori r24, 0x07 ; 7
3a: 87 bb out 0x17, r24 ; 23
PORTB |= (1<<NET); //Netzteil Off!
3c: c1 9a sbi 0x18, 1 ; 24
2012-10-08 18:29:22 +02:00
#else
//round up by default
__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
#endif
__builtin_avr_delay_cycles(__ticks_dc);
2012-10-09 18:32:06 +02:00
3e: 8f ef ldi r24, 0xFF ; 255
40: 94 e3 ldi r25, 0x34 ; 52
42: ac e0 ldi r26, 0x0C ; 12
44: 81 50 subi r24, 0x01 ; 1
46: 90 40 sbci r25, 0x00 ; 0
48: a0 40 sbci r26, 0x00 ; 0
4a: e1 f7 brne .-8 ; 0x44 <__SREG__+0x5>
4c: 00 c0 rjmp .+0 ; 0x4e <__SREG__+0xf>
4e: 00 00 nop
_delay_ms(500);
PORTA |= (1<<PA3);
50: db 9a sbi 0x1b, 3 ; 27
52: 8f ef ldi r24, 0xFF ; 255
54: 93 ed ldi r25, 0xD3 ; 211
56: a0 e3 ldi r26, 0x30 ; 48
58: 81 50 subi r24, 0x01 ; 1
5a: 90 40 sbci r25, 0x00 ; 0
5c: a0 40 sbci r26, 0x00 ; 0
5e: e1 f7 brne .-8 ; 0x58 <__SREG__+0x19>
60: 00 c0 rjmp .+0 ; 0x62 <__SREG__+0x23>
62: 00 00 nop
_delay_ms(2000);
PORTB |= (1<<TWV); //12V Schiene On
64: c2 9a sbi 0x18, 2 ; 24
PORTB |= (1<<STP); //Stepup On
66: c0 9a sbi 0x18, 0 ; 24
PORTA &= ~(1<<PA3);
68: db 98 cbi 0x1b, 3 ; 27
6a: 8f ef ldi r24, 0xFF ; 255
6c: 93 ed ldi r25, 0xD3 ; 211
6e: a0 e3 ldi r26, 0x30 ; 48
70: 81 50 subi r24, 0x01 ; 1
72: 90 40 sbci r25, 0x00 ; 0
74: a0 40 sbci r26, 0x00 ; 0
76: e1 f7 brne .-8 ; 0x70 <__SREG__+0x31>
78: 00 c0 rjmp .+0 ; 0x7a <__SREG__+0x3b>
7a: 00 00 nop
_delay_ms(2000);
PORTB &= ~(1<<NET); //Netzteil An!
7c: c1 98 cbi 0x18, 1 ; 24
PORTA |= (1<<PA3);
7e: db 9a sbi 0x1b, 3 ; 27
80: 8f ef ldi r24, 0xFF ; 255
82: 91 e1 ldi r25, 0x11 ; 17
84: aa e7 ldi r26, 0x7A ; 122
86: 81 50 subi r24, 0x01 ; 1
88: 90 40 sbci r25, 0x00 ; 0
8a: a0 40 sbci r26, 0x00 ; 0
8c: e1 f7 brne .-8 ; 0x86 <__SREG__+0x47>
8e: 00 c0 rjmp .+0 ; 0x90 <__SREG__+0x51>
90: 00 00 nop
_delay_ms(5000);
//PORTB &= ~(1<<PB1);
PORTB &= ~(1<<PB0); //Stepup Off!
92: c0 98 cbi 0x18, 0 ; 24
PORTA &= ~(1<<PA3);
94: db 98 cbi 0x1b, 3 ; 27
96: 8f e7 ldi r24, 0x7F ; 127
98: 98 e3 ldi r25, 0x38 ; 56
9a: a1 e0 ldi r26, 0x01 ; 1
9c: 81 50 subi r24, 0x01 ; 1
9e: 90 40 sbci r25, 0x00 ; 0
a0: a0 40 sbci r26, 0x00 ; 0
a2: e1 f7 brne .-8 ; 0x9c <__SREG__+0x5d>
a4: 00 c0 rjmp .+0 ; 0xa6 <__SREG__+0x67>
a6: 00 00 nop
a8: f6 cf rjmp .-20 ; 0x96 <__SREG__+0x57>
2012-10-08 18:29:22 +02:00
2012-10-09 18:32:06 +02:00
000000aa <_exit>:
aa: f8 94 cli
2012-10-08 18:29:22 +02:00
2012-10-09 18:32:06 +02:00
000000ac <__stop_program>:
ac: ff cf rjmp .-2 ; 0xac <__stop_program>